source: svn/trunk/newcon3bcm2_21bu/magnum/basemodules/chp/7552/bchp_pwr_resources.c

Last change on this file was 2, checked in by jglee, 11 years ago

first commit
  • Property svn:executable set to *
File size: 28.2 KB
Line 
1/***************************************************************
2*
3* This file is auto-generated by generate_chp_pwr.pl, based on
4* bchp_pwr_resources.txt.
5*
6* This file contains a coded representation of power resource
7* nodes and their dependencies.
8*
9***************************************************************/
10
11#include "bchp_pwr.h"
12#include "bchp_pwr_resources.h"
13#include "bchp_pwr_resources_priv.h"
14
15/* Resource definitions */
16const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_AVD[] = {{
17    BCHP_PWR_P_ResourceType_eNonLeaf,
18    BCHP_PWR_RESOURCE_AVD,
19    "AVD"
20}};
21
22const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_AVD0[] = {{
23    BCHP_PWR_P_ResourceType_eNonLeaf,
24    BCHP_PWR_RESOURCE_AVD0,
25    "AVD0"
26}};
27
28const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_AVD0_CLK[] = {{
29    BCHP_PWR_P_ResourceType_eNonLeaf,
30    BCHP_PWR_RESOURCE_AVD0_CLK,
31    "AVD0_CLK"
32}};
33
34const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_AVD0_PWR[] = {{
35    BCHP_PWR_P_ResourceType_eNonLeaf,
36    BCHP_PWR_RESOURCE_AVD0_PWR,
37    "AVD0_PWR"
38}};
39
40const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_AUD_AIO[] = {{
41    BCHP_PWR_P_ResourceType_eNonLeaf,
42    BCHP_PWR_RESOURCE_AUD_AIO,
43    "AUD_AIO"
44}};
45
46const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_AUD_PLL0[] = {{
47    BCHP_PWR_P_ResourceType_eNonLeaf,
48    BCHP_PWR_RESOURCE_AUD_PLL0,
49    "AUD_PLL0"
50}};
51
52const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_AUD_PLL1[] = {{
53    BCHP_PWR_P_ResourceType_eNonLeaf,
54    BCHP_PWR_RESOURCE_AUD_PLL1,
55    "AUD_PLL1"
56}};
57
58const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_RAAGA[] = {{
59    BCHP_PWR_P_ResourceType_eNonLeaf,
60    BCHP_PWR_RESOURCE_RAAGA,
61    "RAAGA"
62}};
63
64const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_RAAGA_SRAM[] = {{
65    BCHP_PWR_P_ResourceType_eNonLeaf,
66    BCHP_PWR_RESOURCE_RAAGA_SRAM,
67    "RAAGA_SRAM"
68}};
69
70const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_VDC[] = {{
71    BCHP_PWR_P_ResourceType_eNonLeaf,
72    BCHP_PWR_RESOURCE_VDC,
73    "VDC"
74}};
75
76const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_BVN[] = {{
77    BCHP_PWR_P_ResourceType_eNonLeaf,
78    BCHP_PWR_RESOURCE_BVN,
79    "BVN"
80}};
81
82const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_VDC_DAC[] = {{
83    BCHP_PWR_P_ResourceType_eNonLeaf,
84    BCHP_PWR_RESOURCE_VDC_DAC,
85    "VDC_DAC"
86}};
87
88const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_VDC_VEC[] = {{
89    BCHP_PWR_P_ResourceType_eNonLeaf,
90    BCHP_PWR_RESOURCE_VDC_VEC,
91    "VDC_VEC"
92}};
93
94const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT[] = {{
95    BCHP_PWR_P_ResourceType_eNonLeaf,
96    BCHP_PWR_RESOURCE_XPT,
97    "XPT"
98}};
99
100const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT_PARSER[] = {{
101    BCHP_PWR_P_ResourceType_eNonLeaf,
102    BCHP_PWR_RESOURCE_XPT_PARSER,
103    "XPT_PARSER"
104}};
105
106const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT_PLAYBACK[] = {{
107    BCHP_PWR_P_ResourceType_eNonLeaf,
108    BCHP_PWR_RESOURCE_XPT_PLAYBACK,
109    "XPT_PLAYBACK"
110}};
111
112const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT_RAVE[] = {{
113    BCHP_PWR_P_ResourceType_eNonLeaf,
114    BCHP_PWR_RESOURCE_XPT_RAVE,
115    "XPT_RAVE"
116}};
117
118const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT_PACKETSUB[] = {{
119    BCHP_PWR_P_ResourceType_eNonLeaf,
120    BCHP_PWR_RESOURCE_XPT_PACKETSUB,
121    "XPT_PACKETSUB"
122}};
123
124const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT_REMUX[] = {{
125    BCHP_PWR_P_ResourceType_eNonLeaf,
126    BCHP_PWR_RESOURCE_XPT_REMUX,
127    "XPT_REMUX"
128}};
129
130const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT_108M[] = {{
131    BCHP_PWR_P_ResourceType_eNonLeaf,
132    BCHP_PWR_RESOURCE_XPT_108M,
133    "XPT_108M"
134}};
135
136const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT_XMEMIF[] = {{
137    BCHP_PWR_P_ResourceType_eNonLeaf,
138    BCHP_PWR_RESOURCE_XPT_XMEMIF,
139    "XPT_XMEMIF"
140}};
141
142const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_XPT_SRAM[] = {{
143    BCHP_PWR_P_ResourceType_eNonLeaf,
144    BCHP_PWR_RESOURCE_XPT_SRAM,
145    "XPT_SRAM"
146}};
147
148const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HDMI_TX[] = {{
149    BCHP_PWR_P_ResourceType_eNonLeaf,
150    BCHP_PWR_RESOURCE_HDMI_TX,
151    "HDMI_TX"
152}};
153
154const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HDMI_TX_CLK[] = {{
155    BCHP_PWR_P_ResourceType_eNonLeaf,
156    BCHP_PWR_RESOURCE_HDMI_TX_CLK,
157    "HDMI_TX_CLK"
158}};
159
160const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HDMI_TX_CEC[] = {{
161    BCHP_PWR_P_ResourceType_eNonLeaf,
162    BCHP_PWR_RESOURCE_HDMI_TX_CEC,
163    "HDMI_TX_CEC"
164}};
165
166const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_M2MC[] = {{
167    BCHP_PWR_P_ResourceType_eNonLeaf,
168    BCHP_PWR_RESOURCE_M2MC,
169    "M2MC"
170}};
171
172const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_M2MC_SRAM[] = {{
173    BCHP_PWR_P_ResourceType_eNonLeaf,
174    BCHP_PWR_RESOURCE_M2MC_SRAM,
175    "M2MC_SRAM"
176}};
177
178const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HSM[] = {{
179    BCHP_PWR_P_ResourceType_eNonLeaf,
180    BCHP_PWR_RESOURCE_HSM,
181    "HSM"
182}};
183
184const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_DMA[] = {{
185    BCHP_PWR_P_ResourceType_eNonLeaf,
186    BCHP_PWR_RESOURCE_DMA,
187    "DMA"
188}};
189
190const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_SMARTCARD[] = {{
191    BCHP_PWR_P_ResourceType_eNonLeaf,
192    BCHP_PWR_RESOURCE_SMARTCARD,
193    "SMARTCARD"
194}};
195
196const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_SMARTCARD0[] = {{
197    BCHP_PWR_P_ResourceType_eNonLeaf,
198    BCHP_PWR_RESOURCE_SMARTCARD0,
199    "SMARTCARD0"
200}};
201
202const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_SMARTCARD1[] = {{
203    BCHP_PWR_P_ResourceType_eNonLeaf,
204    BCHP_PWR_RESOURCE_SMARTCARD1,
205    "SMARTCARD1"
206}};
207
208const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_SOFTMODEM[] = {{
209    BCHP_PWR_P_ResourceType_eNonLeaf,
210    BCHP_PWR_RESOURCE_SOFTMODEM,
211    "SOFTMODEM"
212}};
213
214const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_RFM[] = {{
215    BCHP_PWR_P_ResourceType_eNonLeaf,
216    BCHP_PWR_RESOURCE_RFM,
217    "RFM"
218}};
219
220const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_BINT_OPEN[] = {{
221    BCHP_PWR_P_ResourceType_eNonLeaf,
222    BCHP_PWR_RESOURCE_BINT_OPEN,
223    "BINT_OPEN"
224}};
225
226const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_MAGNUM_CONTROLLED[] = {{
227    BCHP_PWR_P_ResourceType_eNonLeaf,
228    BCHP_PWR_RESOURCE_MAGNUM_CONTROLLED,
229    "MAGNUM_CONTROLLED"
230}};
231
232const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_AVD0_PWR[] = {{
233    BCHP_PWR_P_ResourceType_eLeaf,
234    BCHP_PWR_HW_AVD0_PWR,
235    "HW_AVD0_PWR"
236}};
237
238const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_RAAGA_SRAM[] = {{
239    BCHP_PWR_P_ResourceType_eLeaf,
240    BCHP_PWR_HW_RAAGA_SRAM,
241    "HW_RAAGA_SRAM"
242}};
243
244const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_BVN[] = {{
245    BCHP_PWR_P_ResourceType_eLeaf,
246    BCHP_PWR_HW_BVN,
247    "HW_BVN"
248}};
249
250const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_BVN_108M[] = {{
251    BCHP_PWR_P_ResourceType_eLeaf,
252    BCHP_PWR_HW_BVN_108M,
253    "HW_BVN_108M"
254}};
255
256const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_BVN_SRAM[] = {{
257    BCHP_PWR_P_ResourceType_eLeaf,
258    BCHP_PWR_HW_BVN_SRAM,
259    "HW_BVN_SRAM"
260}};
261
262const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_VDC_DAC[] = {{
263    BCHP_PWR_P_ResourceType_eLeaf,
264    BCHP_PWR_HW_VDC_DAC,
265    "HW_VDC_DAC"
266}};
267
268const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_VEC_SRAM[] = {{
269    BCHP_PWR_P_ResourceType_eLeaf,
270    BCHP_PWR_HW_VEC_SRAM,
271    "HW_VEC_SRAM"
272}};
273
274const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_XPT_108M[] = {{
275    BCHP_PWR_P_ResourceType_eLeaf,
276    BCHP_PWR_HW_XPT_108M,
277    "HW_XPT_108M"
278}};
279
280const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_XPT_XMEMIF[] = {{
281    BCHP_PWR_P_ResourceType_eLeaf,
282    BCHP_PWR_HW_XPT_XMEMIF,
283    "HW_XPT_XMEMIF"
284}};
285
286const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_XPT_RMX[] = {{
287    BCHP_PWR_P_ResourceType_eLeaf,
288    BCHP_PWR_HW_XPT_RMX,
289    "HW_XPT_RMX"
290}};
291
292const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_XPT_SRAM[] = {{
293    BCHP_PWR_P_ResourceType_eLeaf,
294    BCHP_PWR_HW_XPT_SRAM,
295    "HW_XPT_SRAM"
296}};
297
298const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_HDMI_TX_SRAM[] = {{
299    BCHP_PWR_P_ResourceType_eLeaf,
300    BCHP_PWR_HW_HDMI_TX_SRAM,
301    "HW_HDMI_TX_SRAM"
302}};
303
304const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_HDMI_TX_108M[] = {{
305    BCHP_PWR_P_ResourceType_eLeaf,
306    BCHP_PWR_HW_HDMI_TX_108M,
307    "HW_HDMI_TX_108M"
308}};
309
310const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_HDMI_TX_CEC[] = {{
311    BCHP_PWR_P_ResourceType_eLeaf,
312    BCHP_PWR_HW_HDMI_TX_CEC,
313    "HW_HDMI_TX_CEC"
314}};
315
316const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_GFX_SRAM[] = {{
317    BCHP_PWR_P_ResourceType_eLeaf,
318    BCHP_PWR_HW_GFX_SRAM,
319    "HW_GFX_SRAM"
320}};
321
322const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_GFX_108M[] = {{
323    BCHP_PWR_P_ResourceType_eLeaf,
324    BCHP_PWR_HW_GFX_108M,
325    "HW_GFX_108M"
326}};
327
328const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_DMA[] = {{
329    BCHP_PWR_P_ResourceType_eLeaf,
330    BCHP_PWR_HW_DMA,
331    "HW_DMA"
332}};
333
334const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_SCD0[] = {{
335    BCHP_PWR_P_ResourceType_eLeaf,
336    BCHP_PWR_HW_SCD0,
337    "HW_SCD0"
338}};
339
340const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_SCD1[] = {{
341    BCHP_PWR_P_ResourceType_eLeaf,
342    BCHP_PWR_HW_SCD1,
343    "HW_SCD1"
344}};
345
346const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_MDM[] = {{
347    BCHP_PWR_P_ResourceType_eLeaf,
348    BCHP_PWR_HW_MDM,
349    "HW_MDM"
350}};
351
352const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_RFM[] = {{
353    BCHP_PWR_P_ResourceType_eLeaf,
354    BCHP_PWR_HW_RFM,
355    "HW_RFM"
356}};
357
358const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_RFM_SRAM[] = {{
359    BCHP_PWR_P_ResourceType_eLeaf,
360    BCHP_PWR_HW_RFM_SRAM,
361    "HW_RFM_SRAM"
362}};
363
364const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_AVD[] = {{
365    BCHP_PWR_P_ResourceType_eLeaf,
366    BCHP_PWR_HW_PLL_AVD,
367    "HW_PLL_AVD"
368}};
369
370const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_VCXO[] = {{
371    BCHP_PWR_P_ResourceType_eLeaf,
372    BCHP_PWR_HW_PLL_VCXO,
373    "HW_PLL_VCXO"
374}};
375
376const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_AVD0_CLK[] = {{
377    BCHP_PWR_P_ResourceType_eNonLeafHw,
378    BCHP_PWR_HW_AVD0_CLK,
379    "HW_AVD0_CLK"
380}};
381
382const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_VEC_AIO[] = {{
383    BCHP_PWR_P_ResourceType_eNonLeafHw,
384    BCHP_PWR_HW_VEC_AIO,
385    "HW_VEC_AIO"
386}};
387
388const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_RAAGA[] = {{
389    BCHP_PWR_P_ResourceType_eNonLeafHw,
390    BCHP_PWR_HW_RAAGA,
391    "HW_RAAGA"
392}};
393
394const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_AUD_PLL0[] = {{
395    BCHP_PWR_P_ResourceType_eNonLeafHw,
396    BCHP_PWR_HW_AUD_PLL0,
397    "HW_AUD_PLL0"
398}};
399
400const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_AUD_PLL1[] = {{
401    BCHP_PWR_P_ResourceType_eNonLeafHw,
402    BCHP_PWR_HW_AUD_PLL1,
403    "HW_AUD_PLL1"
404}};
405
406const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_HDMI_TX_CLK[] = {{
407    BCHP_PWR_P_ResourceType_eNonLeafHw,
408    BCHP_PWR_HW_HDMI_TX_CLK,
409    "HW_HDMI_TX_CLK"
410}};
411
412const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_M2MC[] = {{
413    BCHP_PWR_P_ResourceType_eNonLeafHw,
414    BCHP_PWR_HW_M2MC,
415    "HW_M2MC"
416}};
417
418const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_SCD_CH0[] = {{
419    BCHP_PWR_P_ResourceType_eNonLeafHw,
420    BCHP_PWR_HW_PLL_SCD_CH0,
421    "HW_PLL_SCD_CH0"
422}};
423
424const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_SCD_CH1[] = {{
425    BCHP_PWR_P_ResourceType_eNonLeafHw,
426    BCHP_PWR_HW_PLL_SCD_CH1,
427    "HW_PLL_SCD_CH1"
428}};
429
430const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_AVD_CH1[] = {{
431    BCHP_PWR_P_ResourceType_eNonLeafHw,
432    BCHP_PWR_HW_PLL_AVD_CH1,
433    "HW_PLL_AVD_CH1"
434}};
435
436const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_AVD_CH2[] = {{
437    BCHP_PWR_P_ResourceType_eNonLeafHw,
438    BCHP_PWR_HW_PLL_AVD_CH2,
439    "HW_PLL_AVD_CH2"
440}};
441
442const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_AVD_CH3[] = {{
443    BCHP_PWR_P_ResourceType_eNonLeafHw,
444    BCHP_PWR_HW_PLL_AVD_CH3,
445    "HW_PLL_AVD_CH3"
446}};
447
448const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_VCXO_CH0[] = {{
449    BCHP_PWR_P_ResourceType_eNonLeafHw,
450    BCHP_PWR_HW_PLL_VCXO_CH0,
451    "HW_PLL_VCXO_CH0"
452}};
453
454const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_SCD[] = {{
455    BCHP_PWR_P_ResourceType_eNonLeafHw,
456    BCHP_PWR_HW_PLL_SCD,
457    "HW_PLL_SCD"
458}};
459
460const BCHP_PWR_P_Resource BCHP_PWR_P_Resource_HW_PLL_VCXO_CH2[] = {{
461    BCHP_PWR_P_ResourceType_eNonLeafHw,
462    BCHP_PWR_HW_PLL_VCXO_CH2,
463    "HW_PLL_VCXO_CH2"
464}};
465
466/* List of resources */
467const BCHP_PWR_P_Resource* BCHP_PWR_P_ResourceList[BCHP_PWR_P_NUM_ALLNODES] = {
468    BCHP_PWR_P_Resource_AVD,
469    BCHP_PWR_P_Resource_AVD0,
470    BCHP_PWR_P_Resource_AVD0_CLK,
471    BCHP_PWR_P_Resource_AVD0_PWR,
472    BCHP_PWR_P_Resource_AUD_AIO,
473    BCHP_PWR_P_Resource_AUD_PLL0,
474    BCHP_PWR_P_Resource_AUD_PLL1,
475    BCHP_PWR_P_Resource_RAAGA,
476    BCHP_PWR_P_Resource_RAAGA_SRAM,
477    BCHP_PWR_P_Resource_VDC,
478    BCHP_PWR_P_Resource_BVN,
479    BCHP_PWR_P_Resource_VDC_DAC,
480    BCHP_PWR_P_Resource_VDC_VEC,
481    BCHP_PWR_P_Resource_XPT,
482    BCHP_PWR_P_Resource_XPT_PARSER,
483    BCHP_PWR_P_Resource_XPT_PLAYBACK,
484    BCHP_PWR_P_Resource_XPT_RAVE,
485    BCHP_PWR_P_Resource_XPT_PACKETSUB,
486    BCHP_PWR_P_Resource_XPT_REMUX,
487    BCHP_PWR_P_Resource_XPT_108M,
488    BCHP_PWR_P_Resource_XPT_XMEMIF,
489    BCHP_PWR_P_Resource_XPT_SRAM,
490    BCHP_PWR_P_Resource_HDMI_TX,
491    BCHP_PWR_P_Resource_HDMI_TX_CLK,
492    BCHP_PWR_P_Resource_HDMI_TX_CEC,
493    BCHP_PWR_P_Resource_M2MC,
494    BCHP_PWR_P_Resource_M2MC_SRAM,
495    BCHP_PWR_P_Resource_HSM,
496    BCHP_PWR_P_Resource_DMA,
497    BCHP_PWR_P_Resource_SMARTCARD,
498    BCHP_PWR_P_Resource_SMARTCARD0,
499    BCHP_PWR_P_Resource_SMARTCARD1,
500    BCHP_PWR_P_Resource_SOFTMODEM,
501    BCHP_PWR_P_Resource_RFM,
502    BCHP_PWR_P_Resource_BINT_OPEN,
503    BCHP_PWR_P_Resource_MAGNUM_CONTROLLED,
504    BCHP_PWR_P_Resource_HW_AVD0_CLK,
505    BCHP_PWR_P_Resource_HW_AVD0_PWR,
506    BCHP_PWR_P_Resource_HW_VEC_AIO,
507    BCHP_PWR_P_Resource_HW_RAAGA,
508    BCHP_PWR_P_Resource_HW_AUD_PLL0,
509    BCHP_PWR_P_Resource_HW_AUD_PLL1,
510    BCHP_PWR_P_Resource_HW_RAAGA_SRAM,
511    BCHP_PWR_P_Resource_HW_HDMI_TX_CLK,
512    BCHP_PWR_P_Resource_HW_BVN,
513    BCHP_PWR_P_Resource_HW_BVN_108M,
514    BCHP_PWR_P_Resource_HW_BVN_SRAM,
515    BCHP_PWR_P_Resource_HW_VDC_DAC,
516    BCHP_PWR_P_Resource_HW_VEC_SRAM,
517    BCHP_PWR_P_Resource_HW_XPT_108M,
518    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
519    BCHP_PWR_P_Resource_HW_XPT_RMX,
520    BCHP_PWR_P_Resource_HW_XPT_SRAM,
521    BCHP_PWR_P_Resource_HW_HDMI_TX_SRAM,
522    BCHP_PWR_P_Resource_HW_HDMI_TX_108M,
523    BCHP_PWR_P_Resource_HW_HDMI_TX_CEC,
524    BCHP_PWR_P_Resource_HW_M2MC,
525    BCHP_PWR_P_Resource_HW_GFX_SRAM,
526    BCHP_PWR_P_Resource_HW_GFX_108M,
527    BCHP_PWR_P_Resource_HW_DMA,
528    BCHP_PWR_P_Resource_HW_SCD0,
529    BCHP_PWR_P_Resource_HW_PLL_SCD_CH0,
530    BCHP_PWR_P_Resource_HW_SCD1,
531    BCHP_PWR_P_Resource_HW_PLL_SCD_CH1,
532    BCHP_PWR_P_Resource_HW_MDM,
533    BCHP_PWR_P_Resource_HW_RFM,
534    BCHP_PWR_P_Resource_HW_RFM_SRAM,
535    BCHP_PWR_P_Resource_HW_PLL_AVD_CH1,
536    BCHP_PWR_P_Resource_HW_PLL_AVD_CH2,
537    BCHP_PWR_P_Resource_HW_PLL_AVD_CH3,
538    BCHP_PWR_P_Resource_HW_PLL_AVD,
539    BCHP_PWR_P_Resource_HW_PLL_VCXO_CH0,
540    BCHP_PWR_P_Resource_HW_PLL_SCD,
541    BCHP_PWR_P_Resource_HW_PLL_VCXO_CH2,
542    BCHP_PWR_P_Resource_HW_PLL_VCXO,
543};
544
545/* Coded dependencies */
546static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_AVD[] = {
547    BCHP_PWR_P_Resource_AVD0,
548    NULL
549};
550
551static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_AVD0[] = {
552    BCHP_PWR_P_Resource_AVD0_CLK,
553    BCHP_PWR_P_Resource_AVD0_PWR,
554    NULL
555};
556
557static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_AVD0_CLK[] = {
558    BCHP_PWR_P_Resource_HW_AVD0_CLK,
559    NULL
560};
561
562static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_AVD0_PWR[] = {
563    BCHP_PWR_P_Resource_HW_AVD0_PWR,
564    NULL
565};
566
567static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_AUD_AIO[] = {
568    BCHP_PWR_P_Resource_HW_VEC_AIO,
569    BCHP_PWR_P_Resource_HW_RAAGA,
570    NULL
571};
572
573static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_AUD_PLL0[] = {
574    BCHP_PWR_P_Resource_AUD_AIO,
575    BCHP_PWR_P_Resource_HW_AUD_PLL0,
576    BCHP_PWR_P_Resource_HW_RAAGA,
577    NULL
578};
579
580static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_AUD_PLL1[] = {
581    BCHP_PWR_P_Resource_AUD_AIO,
582    BCHP_PWR_P_Resource_HW_AUD_PLL1,
583    BCHP_PWR_P_Resource_HW_RAAGA,
584    NULL
585};
586
587static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_RAAGA[] = {
588    BCHP_PWR_P_Resource_HW_RAAGA,
589    BCHP_PWR_P_Resource_HW_RAAGA_SRAM,
590    NULL
591};
592
593static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_RAAGA_SRAM[] = {
594    BCHP_PWR_P_Resource_HW_RAAGA_SRAM,
595    NULL
596};
597
598static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_VDC[] = {
599    BCHP_PWR_P_Resource_BVN,
600    BCHP_PWR_P_Resource_VDC_DAC,
601    BCHP_PWR_P_Resource_VDC_VEC,
602    BCHP_PWR_P_Resource_HW_HDMI_TX_CLK,
603    NULL
604};
605
606static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_BVN[] = {
607    BCHP_PWR_P_Resource_HW_BVN,
608    BCHP_PWR_P_Resource_HW_BVN_108M,
609    BCHP_PWR_P_Resource_HW_BVN_SRAM,
610    NULL
611};
612
613static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_VDC_DAC[] = {
614    BCHP_PWR_P_Resource_HW_VDC_DAC,
615    NULL
616};
617
618static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_VDC_VEC[] = {
619    BCHP_PWR_P_Resource_HW_VEC_AIO,
620    BCHP_PWR_P_Resource_HW_VEC_SRAM,
621    NULL
622};
623
624static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT[] = {
625    BCHP_PWR_P_Resource_HW_XPT_108M,
626    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
627    BCHP_PWR_P_Resource_HW_XPT_RMX,
628    NULL
629};
630
631static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT_PARSER[] = {
632    BCHP_PWR_P_Resource_HW_XPT_108M,
633    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
634    NULL
635};
636
637static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT_PLAYBACK[] = {
638    BCHP_PWR_P_Resource_HW_XPT_108M,
639    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
640    NULL
641};
642
643static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT_RAVE[] = {
644    BCHP_PWR_P_Resource_HW_XPT_108M,
645    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
646    NULL
647};
648
649static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT_PACKETSUB[] = {
650    BCHP_PWR_P_Resource_HW_XPT_108M,
651    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
652    NULL
653};
654
655static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT_REMUX[] = {
656    BCHP_PWR_P_Resource_HW_XPT_108M,
657    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
658    BCHP_PWR_P_Resource_HW_XPT_RMX,
659    NULL
660};
661
662static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT_108M[] = {
663    BCHP_PWR_P_Resource_HW_XPT_108M,
664    BCHP_PWR_P_Resource_HW_XPT_SRAM,
665    NULL
666};
667
668static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT_XMEMIF[] = {
669    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
670    NULL
671};
672
673static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_XPT_SRAM[] = {
674    BCHP_PWR_P_Resource_HW_XPT_SRAM,
675    NULL
676};
677
678static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HDMI_TX[] = {
679    BCHP_PWR_P_Resource_HDMI_TX_CLK,
680    BCHP_PWR_P_Resource_HDMI_TX_CEC,
681    NULL
682};
683
684static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HDMI_TX_CLK[] = {
685    BCHP_PWR_P_Resource_HW_HDMI_TX_CLK,
686    BCHP_PWR_P_Resource_HW_HDMI_TX_SRAM,
687    NULL
688};
689
690static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HDMI_TX_CEC[] = {
691    BCHP_PWR_P_Resource_HW_HDMI_TX_CEC,
692    NULL
693};
694
695static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_M2MC[] = {
696    BCHP_PWR_P_Resource_HW_M2MC,
697    NULL
698};
699
700static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_M2MC_SRAM[] = {
701    BCHP_PWR_P_Resource_HW_GFX_SRAM,
702    NULL
703};
704
705static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HSM[] = {
706    BCHP_PWR_P_Resource_DMA,
707    NULL
708};
709
710static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_DMA[] = {
711    BCHP_PWR_P_Resource_HW_DMA,
712    BCHP_PWR_P_Resource_HW_XPT_108M,
713    BCHP_PWR_P_Resource_HW_XPT_XMEMIF,
714    NULL
715};
716
717static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_SMARTCARD[] = {
718    BCHP_PWR_P_Resource_SMARTCARD0,
719    BCHP_PWR_P_Resource_SMARTCARD1,
720    NULL
721};
722
723static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_SMARTCARD0[] = {
724    BCHP_PWR_P_Resource_HW_SCD0,
725    BCHP_PWR_P_Resource_HW_PLL_SCD_CH0,
726    NULL
727};
728
729static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_SMARTCARD1[] = {
730    BCHP_PWR_P_Resource_HW_SCD1,
731    BCHP_PWR_P_Resource_HW_PLL_SCD_CH1,
732    NULL
733};
734
735static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_SOFTMODEM[] = {
736    BCHP_PWR_P_Resource_HW_MDM,
737    NULL
738};
739
740static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_RFM[] = {
741    BCHP_PWR_P_Resource_HW_RFM,
742    BCHP_PWR_P_Resource_HW_RFM_SRAM,
743    NULL
744};
745
746static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_BINT_OPEN[] = {
747    BCHP_PWR_P_Resource_AVD,
748    BCHP_PWR_P_Resource_AUD_AIO,
749    BCHP_PWR_P_Resource_VDC,
750    BCHP_PWR_P_Resource_XPT,
751    BCHP_PWR_P_Resource_HDMI_TX,
752    BCHP_PWR_P_Resource_M2MC,
753    BCHP_PWR_P_Resource_RFM,
754    NULL
755};
756
757static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_MAGNUM_CONTROLLED[] = {
758    BCHP_PWR_P_Resource_AVD,
759    BCHP_PWR_P_Resource_AUD_AIO,
760    BCHP_PWR_P_Resource_RAAGA,
761    BCHP_PWR_P_Resource_VDC,
762    BCHP_PWR_P_Resource_XPT,
763    BCHP_PWR_P_Resource_HDMI_TX,
764    BCHP_PWR_P_Resource_SMARTCARD,
765    BCHP_PWR_P_Resource_RFM,
766    NULL
767};
768
769static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_AVD0_CLK[] = {
770    BCHP_PWR_P_Resource_HW_PLL_AVD_CH1,
771    BCHP_PWR_P_Resource_HW_PLL_AVD_CH2,
772    NULL
773};
774
775static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_VEC_AIO[] = {
776    BCHP_PWR_P_Resource_HW_PLL_VCXO_CH0,
777    NULL
778};
779
780static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_RAAGA[] = {
781    BCHP_PWR_P_Resource_HW_PLL_AVD_CH3,
782    NULL
783};
784
785static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_AUD_PLL0[] = {
786    BCHP_PWR_P_Resource_HW_PLL_VCXO_CH2,
787    NULL
788};
789
790static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_AUD_PLL1[] = {
791    BCHP_PWR_P_Resource_HW_PLL_VCXO_CH2,
792    NULL
793};
794
795static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_HDMI_TX_CLK[] = {
796    BCHP_PWR_P_Resource_HW_HDMI_TX_108M,
797    BCHP_PWR_P_Resource_HW_BVN_108M,
798    NULL
799};
800
801static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_M2MC[] = {
802    BCHP_PWR_P_Resource_HW_GFX_108M,
803    NULL
804};
805
806static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_PLL_SCD_CH0[] = {
807    BCHP_PWR_P_Resource_HW_PLL_SCD,
808    NULL
809};
810
811static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_PLL_SCD_CH1[] = {
812    BCHP_PWR_P_Resource_HW_PLL_SCD,
813    NULL
814};
815
816static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_PLL_AVD_CH1[] = {
817    BCHP_PWR_P_Resource_HW_PLL_AVD,
818    NULL
819};
820
821static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_PLL_AVD_CH2[] = {
822    BCHP_PWR_P_Resource_HW_PLL_AVD,
823    NULL
824};
825
826static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_PLL_AVD_CH3[] = {
827    BCHP_PWR_P_Resource_HW_PLL_AVD,
828    NULL
829};
830
831static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_PLL_VCXO_CH0[] = {
832    BCHP_PWR_P_Resource_HW_PLL_VCXO,
833    NULL
834};
835
836static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_PLL_SCD[] = {
837    BCHP_PWR_P_Resource_HW_PLL_VCXO_CH2,
838    NULL
839};
840
841static const BCHP_PWR_P_Resource* BCHP_PWR_P_Depend_HW_PLL_VCXO_CH2[] = {
842    BCHP_PWR_P_Resource_HW_PLL_VCXO,
843    NULL
844};
845
846/* List of coded dependencies */
847const BCHP_PWR_P_Resource** BCHP_PWR_P_DependList[BCHP_PWR_P_NUM_ALLNODES] = {
848    BCHP_PWR_P_Depend_AVD,
849    BCHP_PWR_P_Depend_AVD0,
850    BCHP_PWR_P_Depend_AVD0_CLK,
851    BCHP_PWR_P_Depend_AVD0_PWR,
852    BCHP_PWR_P_Depend_AUD_AIO,
853    BCHP_PWR_P_Depend_AUD_PLL0,
854    BCHP_PWR_P_Depend_AUD_PLL1,
855    BCHP_PWR_P_Depend_RAAGA,
856    BCHP_PWR_P_Depend_RAAGA_SRAM,
857    BCHP_PWR_P_Depend_VDC,
858    BCHP_PWR_P_Depend_BVN,
859    BCHP_PWR_P_Depend_VDC_DAC,
860    BCHP_PWR_P_Depend_VDC_VEC,
861    BCHP_PWR_P_Depend_XPT,
862    BCHP_PWR_P_Depend_XPT_PARSER,
863    BCHP_PWR_P_Depend_XPT_PLAYBACK,
864    BCHP_PWR_P_Depend_XPT_RAVE,
865    BCHP_PWR_P_Depend_XPT_PACKETSUB,
866    BCHP_PWR_P_Depend_XPT_REMUX,
867    BCHP_PWR_P_Depend_XPT_108M,
868    BCHP_PWR_P_Depend_XPT_XMEMIF,
869    BCHP_PWR_P_Depend_XPT_SRAM,
870    BCHP_PWR_P_Depend_HDMI_TX,
871    BCHP_PWR_P_Depend_HDMI_TX_CLK,
872    BCHP_PWR_P_Depend_HDMI_TX_CEC,
873    BCHP_PWR_P_Depend_M2MC,
874    BCHP_PWR_P_Depend_M2MC_SRAM,
875    BCHP_PWR_P_Depend_HSM,
876    BCHP_PWR_P_Depend_DMA,
877    BCHP_PWR_P_Depend_SMARTCARD,
878    BCHP_PWR_P_Depend_SMARTCARD0,
879    BCHP_PWR_P_Depend_SMARTCARD1,
880    BCHP_PWR_P_Depend_SOFTMODEM,
881    BCHP_PWR_P_Depend_RFM,
882    BCHP_PWR_P_Depend_BINT_OPEN,
883    BCHP_PWR_P_Depend_MAGNUM_CONTROLLED,
884    BCHP_PWR_P_Depend_HW_AVD0_CLK,
885    NULL,
886    BCHP_PWR_P_Depend_HW_VEC_AIO,
887    BCHP_PWR_P_Depend_HW_RAAGA,
888    BCHP_PWR_P_Depend_HW_AUD_PLL0,
889    BCHP_PWR_P_Depend_HW_AUD_PLL1,
890    NULL,
891    BCHP_PWR_P_Depend_HW_HDMI_TX_CLK,
892    NULL,
893    NULL,
894    NULL,
895    NULL,
896    NULL,
897    NULL,
898    NULL,
899    NULL,
900    NULL,
901    NULL,
902    NULL,
903    NULL,
904    BCHP_PWR_P_Depend_HW_M2MC,
905    NULL,
906    NULL,
907    NULL,
908    NULL,
909    BCHP_PWR_P_Depend_HW_PLL_SCD_CH0,
910    NULL,
911    BCHP_PWR_P_Depend_HW_PLL_SCD_CH1,
912    NULL,
913    NULL,
914    NULL,
915    BCHP_PWR_P_Depend_HW_PLL_AVD_CH1,
916    BCHP_PWR_P_Depend_HW_PLL_AVD_CH2,
917    BCHP_PWR_P_Depend_HW_PLL_AVD_CH3,
918    NULL,
919    BCHP_PWR_P_Depend_HW_PLL_VCXO_CH0,
920    BCHP_PWR_P_Depend_HW_PLL_SCD,
921    BCHP_PWR_P_Depend_HW_PLL_VCXO_CH2,
922    NULL,
923};
924
925void BCHP_PWR_P_HW_Control(BCHP_Handle handle, const BCHP_PWR_P_Resource *resource, bool activate)
926{
927    switch(resource->id) {
928        case BCHP_PWR_HW_AVD0_CLK:
929            BCHP_PWR_P_HW_AVD0_CLK_Control(handle, activate);
930            break;
931        case BCHP_PWR_HW_AVD0_PWR:
932            BCHP_PWR_P_HW_AVD0_PWR_Control(handle, activate);
933            break;
934        case BCHP_PWR_HW_VEC_AIO:
935            BCHP_PWR_P_HW_VEC_AIO_Control(handle, activate);
936            break;
937        case BCHP_PWR_HW_RAAGA:
938            BCHP_PWR_P_HW_RAAGA_Control(handle, activate);
939            break;
940        case BCHP_PWR_HW_AUD_PLL0:
941            BCHP_PWR_P_HW_AUD_PLL0_Control(handle, activate);
942            break;
943        case BCHP_PWR_HW_AUD_PLL1:
944            BCHP_PWR_P_HW_AUD_PLL1_Control(handle, activate);
945            break;
946        case BCHP_PWR_HW_RAAGA_SRAM:
947            BCHP_PWR_P_HW_RAAGA_SRAM_Control(handle, activate);
948            break;
949        case BCHP_PWR_HW_HDMI_TX_CLK:
950            BCHP_PWR_P_HW_HDMI_TX_CLK_Control(handle, activate);
951            break;
952        case BCHP_PWR_HW_BVN:
953            BCHP_PWR_P_HW_BVN_Control(handle, activate);
954            break;
955        case BCHP_PWR_HW_BVN_108M:
956            BCHP_PWR_P_HW_BVN_108M_Control(handle, activate);
957            break;
958        case BCHP_PWR_HW_BVN_SRAM:
959            BCHP_PWR_P_HW_BVN_SRAM_Control(handle, activate);
960            break;
961        case BCHP_PWR_HW_VDC_DAC:
962            BCHP_PWR_P_HW_VDC_DAC_Control(handle, activate);
963            break;
964        case BCHP_PWR_HW_VEC_SRAM:
965            BCHP_PWR_P_HW_VEC_SRAM_Control(handle, activate);
966            break;
967        case BCHP_PWR_HW_XPT_108M:
968            BCHP_PWR_P_HW_XPT_108M_Control(handle, activate);
969            break;
970        case BCHP_PWR_HW_XPT_XMEMIF:
971            BCHP_PWR_P_HW_XPT_XMEMIF_Control(handle, activate);
972            break;
973        case BCHP_PWR_HW_XPT_RMX:
974            BCHP_PWR_P_HW_XPT_RMX_Control(handle, activate);
975            break;
976        case BCHP_PWR_HW_XPT_SRAM:
977            BCHP_PWR_P_HW_XPT_SRAM_Control(handle, activate);
978            break;
979        case BCHP_PWR_HW_HDMI_TX_SRAM:
980            BCHP_PWR_P_HW_HDMI_TX_SRAM_Control(handle, activate);
981            break;
982        case BCHP_PWR_HW_HDMI_TX_108M:
983            BCHP_PWR_P_HW_HDMI_TX_108M_Control(handle, activate);
984            break;
985        case BCHP_PWR_HW_HDMI_TX_CEC:
986            BCHP_PWR_P_HW_HDMI_TX_CEC_Control(handle, activate);
987            break;
988        case BCHP_PWR_HW_M2MC:
989            BCHP_PWR_P_HW_M2MC_Control(handle, activate);
990            break;
991        case BCHP_PWR_HW_GFX_SRAM:
992            BCHP_PWR_P_HW_GFX_SRAM_Control(handle, activate);
993            break;
994        case BCHP_PWR_HW_GFX_108M:
995            BCHP_PWR_P_HW_GFX_108M_Control(handle, activate);
996            break;
997        case BCHP_PWR_HW_DMA:
998            BCHP_PWR_P_HW_DMA_Control(handle, activate);
999            break;
1000        case BCHP_PWR_HW_SCD0:
1001            BCHP_PWR_P_HW_SCD0_Control(handle, activate);
1002            break;
1003        case BCHP_PWR_HW_PLL_SCD_CH0:
1004            BCHP_PWR_P_HW_PLL_SCD_CH0_Control(handle, activate);
1005            break;
1006        case BCHP_PWR_HW_SCD1:
1007            BCHP_PWR_P_HW_SCD1_Control(handle, activate);
1008            break;
1009        case BCHP_PWR_HW_PLL_SCD_CH1:
1010            BCHP_PWR_P_HW_PLL_SCD_CH1_Control(handle, activate);
1011            break;
1012        case BCHP_PWR_HW_MDM:
1013            BCHP_PWR_P_HW_MDM_Control(handle, activate);
1014            break;
1015        case BCHP_PWR_HW_RFM:
1016            BCHP_PWR_P_HW_RFM_Control(handle, activate);
1017            break;
1018        case BCHP_PWR_HW_RFM_SRAM:
1019            BCHP_PWR_P_HW_RFM_SRAM_Control(handle, activate);
1020            break;
1021        case BCHP_PWR_HW_PLL_AVD_CH1:
1022            BCHP_PWR_P_HW_PLL_AVD_CH1_Control(handle, activate);
1023            break;
1024        case BCHP_PWR_HW_PLL_AVD_CH2:
1025            BCHP_PWR_P_HW_PLL_AVD_CH2_Control(handle, activate);
1026            break;
1027        case BCHP_PWR_HW_PLL_AVD_CH3:
1028            BCHP_PWR_P_HW_PLL_AVD_CH3_Control(handle, activate);
1029            break;
1030        case BCHP_PWR_HW_PLL_AVD:
1031            BCHP_PWR_P_HW_PLL_AVD_Control(handle, activate);
1032            break;
1033        case BCHP_PWR_HW_PLL_VCXO_CH0:
1034            BCHP_PWR_P_HW_PLL_VCXO_CH0_Control(handle, activate);
1035            break;
1036        case BCHP_PWR_HW_PLL_SCD:
1037            BCHP_PWR_P_HW_PLL_SCD_Control(handle, activate);
1038            break;
1039        case BCHP_PWR_HW_PLL_VCXO_CH2:
1040            BCHP_PWR_P_HW_PLL_VCXO_CH2_Control(handle, activate);
1041            break;
1042        case BCHP_PWR_HW_PLL_VCXO:
1043            BCHP_PWR_P_HW_PLL_VCXO_Control(handle, activate);
1044            break;
1045        default:
1046            BDBG_ASSERT(0);
1047            break;
1048    }
1049}
1050
Note: See TracBrowser for help on using the repository browser.