| 1 | /*************************************************************************** |
|---|
| 2 | * Copyright (c) 1999-2012, Broadcom Corporation |
|---|
| 3 | * All Rights Reserved |
|---|
| 4 | * Confidential Property of Broadcom Corporation |
|---|
| 5 | * |
|---|
| 6 | * |
|---|
| 7 | * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE |
|---|
| 8 | * AGREEMENT BETWEEN THE USER AND BROADCOM. YOU HAVE NO RIGHT TO USE OR |
|---|
| 9 | * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT. |
|---|
| 10 | * |
|---|
| 11 | * $brcm_Workfile: bchp_ufe.h $ |
|---|
| 12 | * $brcm_Revision: Hydra_Software_Devel/2 $ |
|---|
| 13 | * $brcm_Date: 2/7/12 1:43p $ |
|---|
| 14 | * |
|---|
| 15 | * Module Description: |
|---|
| 16 | * DO NOT EDIT THIS FILE DIRECTLY |
|---|
| 17 | * |
|---|
| 18 | * This module was generated magically with RDB from a source description |
|---|
| 19 | * file. You must edit the source file for changes to be made to this file. |
|---|
| 20 | * |
|---|
| 21 | * |
|---|
| 22 | * Date: Generated on Tue Feb 7 10:59:54 2012 |
|---|
| 23 | * MD5 Checksum d41d8cd98f00b204e9800998ecf8427e |
|---|
| 24 | * |
|---|
| 25 | * Compiled with: RDB Utility combo_header.pl |
|---|
| 26 | * RDB Parser 3.0 |
|---|
| 27 | * unknown unknown |
|---|
| 28 | * Perl Interpreter 5.008008 |
|---|
| 29 | * Operating System linux |
|---|
| 30 | * |
|---|
| 31 | * Revision History: |
|---|
| 32 | * |
|---|
| 33 | * $brcm_Log: /magnum/basemodules/chp/7552/rdb/b0/bchp_ufe.h $ |
|---|
| 34 | * |
|---|
| 35 | * Hydra_Software_Devel/2 2/7/12 1:43p pntruong |
|---|
| 36 | * SW7552-89: Synced up with central rdb. |
|---|
| 37 | * |
|---|
| 38 | ***************************************************************************/ |
|---|
| 39 | |
|---|
| 40 | #ifndef BCHP_UFE_H__ |
|---|
| 41 | #define BCHP_UFE_H__ |
|---|
| 42 | |
|---|
| 43 | /*************************************************************************** |
|---|
| 44 | *UFE - UFE core registers |
|---|
| 45 | ***************************************************************************/ |
|---|
| 46 | #define BCHP_UFE_CTRL 0x00c00800 /* clock/misc control register */ |
|---|
| 47 | #define BCHP_UFE_BYP 0x00c00804 /* bypass register */ |
|---|
| 48 | #define BCHP_UFE_RST 0x00c00808 /* reset control register */ |
|---|
| 49 | #define BCHP_UFE_FRZ 0x00c0080c /* freeze control register */ |
|---|
| 50 | #define BCHP_UFE_AGC1 0x00c00810 /* AGC1 control register */ |
|---|
| 51 | #define BCHP_UFE_AGC2 0x00c00814 /* AGC2 control register */ |
|---|
| 52 | #define BCHP_UFE_AGC3 0x00c00818 /* AGC3 control register */ |
|---|
| 53 | #define BCHP_UFE_AGC1_THRESH 0x00c0081c /* AGC1 threshold register */ |
|---|
| 54 | #define BCHP_UFE_AGC2_THRESH 0x00c00820 /* AGC2 threshold register */ |
|---|
| 55 | #define BCHP_UFE_AGC3_THRESH 0x00c00824 /* AGC3 threshold register */ |
|---|
| 56 | #define BCHP_UFE_AGC1_LF 0x00c00828 /* AGC1 loop filter register */ |
|---|
| 57 | #define BCHP_UFE_AGC2_LF 0x00c0082c /* AGC2 loop filter register */ |
|---|
| 58 | #define BCHP_UFE_AGC3_LF 0x00c00830 /* AGC3 loop filter register */ |
|---|
| 59 | #define BCHP_UFE_IQIMB_AMP_CTRL 0x00c00834 /* IQ-Imbalance amplitude correction control register */ |
|---|
| 60 | #define BCHP_UFE_IQIMB_PHS_CTRL 0x00c00838 /* IQ-Imbalance phase correction control register */ |
|---|
| 61 | #define BCHP_UFE_IQIMB_AMP_LF 0x00c0083c /* IQ-Imbalance amplitude loop filter register */ |
|---|
| 62 | #define BCHP_UFE_IQIMB_PHS_LF 0x00c00840 /* IQ-Imbalance phase loop filter register */ |
|---|
| 63 | #define BCHP_UFE_DCO_CTRL 0x00c00844 /* DCO canceller control register */ |
|---|
| 64 | #define BCHP_UFE_DCOINTI 0x00c00848 /* DCO integrator I */ |
|---|
| 65 | #define BCHP_UFE_DCOINTQ 0x00c0084c /* DCO integrator Q */ |
|---|
| 66 | #define BCHP_UFE_BMIX_FCW 0x00c00850 /* FCW register for back mixer */ |
|---|
| 67 | #define BCHP_UFE_FMIX_FCW 0x00c00854 /* FCW register for front mixer */ |
|---|
| 68 | #define BCHP_UFE_CRC_EN 0x00c00858 /* CRC enable register */ |
|---|
| 69 | #define BCHP_UFE_CRC 0x00c0085c /* CRC signature analyzer register */ |
|---|
| 70 | #define BCHP_UFE_LFSR_SEED 0x00c00860 /* LFSR initial seed */ |
|---|
| 71 | #define BCHP_UFE_TP 0x00c00864 /* Testport register */ |
|---|
| 72 | #define BCHP_UFE_SPARE 0x00c00868 /* Software spare register */ |
|---|
| 73 | |
|---|
| 74 | /*************************************************************************** |
|---|
| 75 | *CTRL - clock/misc control register |
|---|
| 76 | ***************************************************************************/ |
|---|
| 77 | /* UFE :: CTRL :: INPUT_FMT [31:31] */ |
|---|
| 78 | #define BCHP_UFE_CTRL_INPUT_FMT_MASK 0x80000000 |
|---|
| 79 | #define BCHP_UFE_CTRL_INPUT_FMT_SHIFT 31 |
|---|
| 80 | #define BCHP_UFE_CTRL_INPUT_FMT_DEFAULT 0x00000000 |
|---|
| 81 | |
|---|
| 82 | /* UFE :: CTRL :: INPUT_EDGE [30:30] */ |
|---|
| 83 | #define BCHP_UFE_CTRL_INPUT_EDGE_MASK 0x40000000 |
|---|
| 84 | #define BCHP_UFE_CTRL_INPUT_EDGE_SHIFT 30 |
|---|
| 85 | #define BCHP_UFE_CTRL_INPUT_EDGE_DEFAULT 0x00000000 |
|---|
| 86 | |
|---|
| 87 | /* UFE :: CTRL :: IQ_SWAP [29:29] */ |
|---|
| 88 | #define BCHP_UFE_CTRL_IQ_SWAP_MASK 0x20000000 |
|---|
| 89 | #define BCHP_UFE_CTRL_IQ_SWAP_SHIFT 29 |
|---|
| 90 | #define BCHP_UFE_CTRL_IQ_SWAP_DEFAULT 0x00000000 |
|---|
| 91 | |
|---|
| 92 | /* UFE :: CTRL :: ZERO_Q [28:28] */ |
|---|
| 93 | #define BCHP_UFE_CTRL_ZERO_Q_MASK 0x10000000 |
|---|
| 94 | #define BCHP_UFE_CTRL_ZERO_Q_SHIFT 28 |
|---|
| 95 | #define BCHP_UFE_CTRL_ZERO_Q_DEFAULT 0x00000000 |
|---|
| 96 | |
|---|
| 97 | /* UFE :: CTRL :: NEGATE_I [27:27] */ |
|---|
| 98 | #define BCHP_UFE_CTRL_NEGATE_I_MASK 0x08000000 |
|---|
| 99 | #define BCHP_UFE_CTRL_NEGATE_I_SHIFT 27 |
|---|
| 100 | #define BCHP_UFE_CTRL_NEGATE_I_DEFAULT 0x00000000 |
|---|
| 101 | |
|---|
| 102 | /* UFE :: CTRL :: NEGATE_Q [26:26] */ |
|---|
| 103 | #define BCHP_UFE_CTRL_NEGATE_Q_MASK 0x04000000 |
|---|
| 104 | #define BCHP_UFE_CTRL_NEGATE_Q_SHIFT 26 |
|---|
| 105 | #define BCHP_UFE_CTRL_NEGATE_Q_DEFAULT 0x00000000 |
|---|
| 106 | |
|---|
| 107 | /* UFE :: CTRL :: SPINV_FRONT [25:25] */ |
|---|
| 108 | #define BCHP_UFE_CTRL_SPINV_FRONT_MASK 0x02000000 |
|---|
| 109 | #define BCHP_UFE_CTRL_SPINV_FRONT_SHIFT 25 |
|---|
| 110 | #define BCHP_UFE_CTRL_SPINV_FRONT_DEFAULT 0x00000000 |
|---|
| 111 | |
|---|
| 112 | /* UFE :: CTRL :: SPINV_BACK [24:24] */ |
|---|
| 113 | #define BCHP_UFE_CTRL_SPINV_BACK_MASK 0x01000000 |
|---|
| 114 | #define BCHP_UFE_CTRL_SPINV_BACK_SHIFT 24 |
|---|
| 115 | #define BCHP_UFE_CTRL_SPINV_BACK_DEFAULT 0x00000000 |
|---|
| 116 | |
|---|
| 117 | /* UFE :: CTRL :: LO_IF [23:23] */ |
|---|
| 118 | #define BCHP_UFE_CTRL_LO_IF_MASK 0x00800000 |
|---|
| 119 | #define BCHP_UFE_CTRL_LO_IF_SHIFT 23 |
|---|
| 120 | #define BCHP_UFE_CTRL_LO_IF_DEFAULT 0x00000000 |
|---|
| 121 | |
|---|
| 122 | /* UFE :: CTRL :: ZERO_I [22:22] */ |
|---|
| 123 | #define BCHP_UFE_CTRL_ZERO_I_MASK 0x00400000 |
|---|
| 124 | #define BCHP_UFE_CTRL_ZERO_I_SHIFT 22 |
|---|
| 125 | #define BCHP_UFE_CTRL_ZERO_I_DEFAULT 0x00000000 |
|---|
| 126 | |
|---|
| 127 | /* UFE :: CTRL :: reserved0 [21:21] */ |
|---|
| 128 | #define BCHP_UFE_CTRL_reserved0_MASK 0x00200000 |
|---|
| 129 | #define BCHP_UFE_CTRL_reserved0_SHIFT 21 |
|---|
| 130 | |
|---|
| 131 | /* UFE :: CTRL :: VID_QUANT [20:18] */ |
|---|
| 132 | #define BCHP_UFE_CTRL_VID_QUANT_MASK 0x001c0000 |
|---|
| 133 | #define BCHP_UFE_CTRL_VID_QUANT_SHIFT 18 |
|---|
| 134 | #define BCHP_UFE_CTRL_VID_QUANT_DEFAULT 0x00000006 |
|---|
| 135 | |
|---|
| 136 | /* UFE :: CTRL :: CIC_DEC_RATIO [17:16] */ |
|---|
| 137 | #define BCHP_UFE_CTRL_CIC_DEC_RATIO_MASK 0x00030000 |
|---|
| 138 | #define BCHP_UFE_CTRL_CIC_DEC_RATIO_SHIFT 16 |
|---|
| 139 | #define BCHP_UFE_CTRL_CIC_DEC_RATIO_DEFAULT 0x00000000 |
|---|
| 140 | |
|---|
| 141 | /* UFE :: CTRL :: reserved1 [15:15] */ |
|---|
| 142 | #define BCHP_UFE_CTRL_reserved1_MASK 0x00008000 |
|---|
| 143 | #define BCHP_UFE_CTRL_reserved1_SHIFT 15 |
|---|
| 144 | |
|---|
| 145 | /* UFE :: CTRL :: reserved_for_eco2 [14:11] */ |
|---|
| 146 | #define BCHP_UFE_CTRL_reserved_for_eco2_MASK 0x00007800 |
|---|
| 147 | #define BCHP_UFE_CTRL_reserved_for_eco2_SHIFT 11 |
|---|
| 148 | #define BCHP_UFE_CTRL_reserved_for_eco2_DEFAULT 0x00000000 |
|---|
| 149 | |
|---|
| 150 | /* UFE :: CTRL :: USE_EXT_VID_FREQ [10:10] */ |
|---|
| 151 | #define BCHP_UFE_CTRL_USE_EXT_VID_FREQ_MASK 0x00000400 |
|---|
| 152 | #define BCHP_UFE_CTRL_USE_EXT_VID_FREQ_SHIFT 10 |
|---|
| 153 | #define BCHP_UFE_CTRL_USE_EXT_VID_FREQ_DEFAULT 0x00000001 |
|---|
| 154 | |
|---|
| 155 | /* UFE :: CTRL :: VID_DIV [09:00] */ |
|---|
| 156 | #define BCHP_UFE_CTRL_VID_DIV_MASK 0x000003ff |
|---|
| 157 | #define BCHP_UFE_CTRL_VID_DIV_SHIFT 0 |
|---|
| 158 | #define BCHP_UFE_CTRL_VID_DIV_DEFAULT 0x00000020 |
|---|
| 159 | |
|---|
| 160 | /*************************************************************************** |
|---|
| 161 | *BYP - bypass register |
|---|
| 162 | ***************************************************************************/ |
|---|
| 163 | /* UFE :: BYP :: reserved0 [31:13] */ |
|---|
| 164 | #define BCHP_UFE_BYP_reserved0_MASK 0xffffe000 |
|---|
| 165 | #define BCHP_UFE_BYP_reserved0_SHIFT 13 |
|---|
| 166 | |
|---|
| 167 | /* UFE :: BYP :: BACK_MIX [12:12] */ |
|---|
| 168 | #define BCHP_UFE_BYP_BACK_MIX_MASK 0x00001000 |
|---|
| 169 | #define BCHP_UFE_BYP_BACK_MIX_SHIFT 12 |
|---|
| 170 | #define BCHP_UFE_BYP_BACK_MIX_DEFAULT 0x00000001 |
|---|
| 171 | |
|---|
| 172 | /* UFE :: BYP :: DCO [11:11] */ |
|---|
| 173 | #define BCHP_UFE_BYP_DCO_MASK 0x00000800 |
|---|
| 174 | #define BCHP_UFE_BYP_DCO_SHIFT 11 |
|---|
| 175 | #define BCHP_UFE_BYP_DCO_DEFAULT 0x00000000 |
|---|
| 176 | |
|---|
| 177 | /* UFE :: BYP :: IQ_PHS [10:10] */ |
|---|
| 178 | #define BCHP_UFE_BYP_IQ_PHS_MASK 0x00000400 |
|---|
| 179 | #define BCHP_UFE_BYP_IQ_PHS_SHIFT 10 |
|---|
| 180 | #define BCHP_UFE_BYP_IQ_PHS_DEFAULT 0x00000000 |
|---|
| 181 | |
|---|
| 182 | /* UFE :: BYP :: IQ_AMP [09:09] */ |
|---|
| 183 | #define BCHP_UFE_BYP_IQ_AMP_MASK 0x00000200 |
|---|
| 184 | #define BCHP_UFE_BYP_IQ_AMP_SHIFT 9 |
|---|
| 185 | #define BCHP_UFE_BYP_IQ_AMP_DEFAULT 0x00000000 |
|---|
| 186 | |
|---|
| 187 | /* UFE :: BYP :: HBU [08:08] */ |
|---|
| 188 | #define BCHP_UFE_BYP_HBU_MASK 0x00000100 |
|---|
| 189 | #define BCHP_UFE_BYP_HBU_SHIFT 8 |
|---|
| 190 | #define BCHP_UFE_BYP_HBU_DEFAULT 0x00000000 |
|---|
| 191 | |
|---|
| 192 | /* UFE :: BYP :: VID [07:07] */ |
|---|
| 193 | #define BCHP_UFE_BYP_VID_MASK 0x00000080 |
|---|
| 194 | #define BCHP_UFE_BYP_VID_SHIFT 7 |
|---|
| 195 | #define BCHP_UFE_BYP_VID_DEFAULT 0x00000000 |
|---|
| 196 | |
|---|
| 197 | /* UFE :: BYP :: AGC [06:04] */ |
|---|
| 198 | #define BCHP_UFE_BYP_AGC_MASK 0x00000070 |
|---|
| 199 | #define BCHP_UFE_BYP_AGC_SHIFT 4 |
|---|
| 200 | #define BCHP_UFE_BYP_AGC_DEFAULT 0x00000000 |
|---|
| 201 | |
|---|
| 202 | /* UFE :: BYP :: reserved1 [03:03] */ |
|---|
| 203 | #define BCHP_UFE_BYP_reserved1_MASK 0x00000008 |
|---|
| 204 | #define BCHP_UFE_BYP_reserved1_SHIFT 3 |
|---|
| 205 | |
|---|
| 206 | /* UFE :: BYP :: HB [02:01] */ |
|---|
| 207 | #define BCHP_UFE_BYP_HB_MASK 0x00000006 |
|---|
| 208 | #define BCHP_UFE_BYP_HB_SHIFT 1 |
|---|
| 209 | #define BCHP_UFE_BYP_HB_DEFAULT 0x00000000 |
|---|
| 210 | |
|---|
| 211 | /* UFE :: BYP :: CIC [00:00] */ |
|---|
| 212 | #define BCHP_UFE_BYP_CIC_MASK 0x00000001 |
|---|
| 213 | #define BCHP_UFE_BYP_CIC_SHIFT 0 |
|---|
| 214 | #define BCHP_UFE_BYP_CIC_DEFAULT 0x00000001 |
|---|
| 215 | |
|---|
| 216 | /*************************************************************************** |
|---|
| 217 | *RST - reset control register |
|---|
| 218 | ***************************************************************************/ |
|---|
| 219 | /* UFE :: RST :: CLKGEN_RESET [31:31] */ |
|---|
| 220 | #define BCHP_UFE_RST_CLKGEN_RESET_MASK 0x80000000 |
|---|
| 221 | #define BCHP_UFE_RST_CLKGEN_RESET_SHIFT 31 |
|---|
| 222 | #define BCHP_UFE_RST_CLKGEN_RESET_DEFAULT 0x00000000 |
|---|
| 223 | |
|---|
| 224 | /* UFE :: RST :: DATA_RESET [30:30] */ |
|---|
| 225 | #define BCHP_UFE_RST_DATA_RESET_MASK 0x40000000 |
|---|
| 226 | #define BCHP_UFE_RST_DATA_RESET_SHIFT 30 |
|---|
| 227 | #define BCHP_UFE_RST_DATA_RESET_DEFAULT 0x00000001 |
|---|
| 228 | |
|---|
| 229 | /* UFE :: RST :: reserved0 [29:12] */ |
|---|
| 230 | #define BCHP_UFE_RST_reserved0_MASK 0x3ffff000 |
|---|
| 231 | #define BCHP_UFE_RST_reserved0_SHIFT 12 |
|---|
| 232 | |
|---|
| 233 | /* UFE :: RST :: DCO [11:11] */ |
|---|
| 234 | #define BCHP_UFE_RST_DCO_MASK 0x00000800 |
|---|
| 235 | #define BCHP_UFE_RST_DCO_SHIFT 11 |
|---|
| 236 | #define BCHP_UFE_RST_DCO_DEFAULT 0x00000001 |
|---|
| 237 | |
|---|
| 238 | /* UFE :: RST :: IQ_PHS [10:10] */ |
|---|
| 239 | #define BCHP_UFE_RST_IQ_PHS_MASK 0x00000400 |
|---|
| 240 | #define BCHP_UFE_RST_IQ_PHS_SHIFT 10 |
|---|
| 241 | #define BCHP_UFE_RST_IQ_PHS_DEFAULT 0x00000001 |
|---|
| 242 | |
|---|
| 243 | /* UFE :: RST :: IQ_AMP [09:09] */ |
|---|
| 244 | #define BCHP_UFE_RST_IQ_AMP_MASK 0x00000200 |
|---|
| 245 | #define BCHP_UFE_RST_IQ_AMP_SHIFT 9 |
|---|
| 246 | #define BCHP_UFE_RST_IQ_AMP_DEFAULT 0x00000001 |
|---|
| 247 | |
|---|
| 248 | /* UFE :: RST :: reserved1 [08:07] */ |
|---|
| 249 | #define BCHP_UFE_RST_reserved1_MASK 0x00000180 |
|---|
| 250 | #define BCHP_UFE_RST_reserved1_SHIFT 7 |
|---|
| 251 | |
|---|
| 252 | /* UFE :: RST :: AGC [06:04] */ |
|---|
| 253 | #define BCHP_UFE_RST_AGC_MASK 0x00000070 |
|---|
| 254 | #define BCHP_UFE_RST_AGC_SHIFT 4 |
|---|
| 255 | #define BCHP_UFE_RST_AGC_DEFAULT 0x00000007 |
|---|
| 256 | |
|---|
| 257 | /* UFE :: RST :: reserved2 [03:00] */ |
|---|
| 258 | #define BCHP_UFE_RST_reserved2_MASK 0x0000000f |
|---|
| 259 | #define BCHP_UFE_RST_reserved2_SHIFT 0 |
|---|
| 260 | |
|---|
| 261 | /*************************************************************************** |
|---|
| 262 | *FRZ - freeze control register |
|---|
| 263 | ***************************************************************************/ |
|---|
| 264 | /* UFE :: FRZ :: reserved0 [31:13] */ |
|---|
| 265 | #define BCHP_UFE_FRZ_reserved0_MASK 0xffffe000 |
|---|
| 266 | #define BCHP_UFE_FRZ_reserved0_SHIFT 13 |
|---|
| 267 | |
|---|
| 268 | /* UFE :: FRZ :: DCO [12:12] */ |
|---|
| 269 | #define BCHP_UFE_FRZ_DCO_MASK 0x00001000 |
|---|
| 270 | #define BCHP_UFE_FRZ_DCO_SHIFT 12 |
|---|
| 271 | #define BCHP_UFE_FRZ_DCO_DEFAULT 0x00000001 |
|---|
| 272 | |
|---|
| 273 | /* UFE :: FRZ :: IQ_PHS [11:11] */ |
|---|
| 274 | #define BCHP_UFE_FRZ_IQ_PHS_MASK 0x00000800 |
|---|
| 275 | #define BCHP_UFE_FRZ_IQ_PHS_SHIFT 11 |
|---|
| 276 | #define BCHP_UFE_FRZ_IQ_PHS_DEFAULT 0x00000001 |
|---|
| 277 | |
|---|
| 278 | /* UFE :: FRZ :: IQ_AMP [10:10] */ |
|---|
| 279 | #define BCHP_UFE_FRZ_IQ_AMP_MASK 0x00000400 |
|---|
| 280 | #define BCHP_UFE_FRZ_IQ_AMP_SHIFT 10 |
|---|
| 281 | #define BCHP_UFE_FRZ_IQ_AMP_DEFAULT 0x00000001 |
|---|
| 282 | |
|---|
| 283 | /* UFE :: FRZ :: reserved1 [09:07] */ |
|---|
| 284 | #define BCHP_UFE_FRZ_reserved1_MASK 0x00000380 |
|---|
| 285 | #define BCHP_UFE_FRZ_reserved1_SHIFT 7 |
|---|
| 286 | |
|---|
| 287 | /* UFE :: FRZ :: AGC [06:04] */ |
|---|
| 288 | #define BCHP_UFE_FRZ_AGC_MASK 0x00000070 |
|---|
| 289 | #define BCHP_UFE_FRZ_AGC_SHIFT 4 |
|---|
| 290 | #define BCHP_UFE_FRZ_AGC_DEFAULT 0x00000007 |
|---|
| 291 | |
|---|
| 292 | /* UFE :: FRZ :: reserved2 [03:00] */ |
|---|
| 293 | #define BCHP_UFE_FRZ_reserved2_MASK 0x0000000f |
|---|
| 294 | #define BCHP_UFE_FRZ_reserved2_SHIFT 0 |
|---|
| 295 | |
|---|
| 296 | /*************************************************************************** |
|---|
| 297 | *AGC1 - AGC1 control register |
|---|
| 298 | ***************************************************************************/ |
|---|
| 299 | /* UFE :: AGC1 :: USE_EXT_GAIN [31:31] */ |
|---|
| 300 | #define BCHP_UFE_AGC1_USE_EXT_GAIN_MASK 0x80000000 |
|---|
| 301 | #define BCHP_UFE_AGC1_USE_EXT_GAIN_SHIFT 31 |
|---|
| 302 | #define BCHP_UFE_AGC1_USE_EXT_GAIN_DEFAULT 0x00000000 |
|---|
| 303 | |
|---|
| 304 | /* UFE :: AGC1 :: reserved0 [30:06] */ |
|---|
| 305 | #define BCHP_UFE_AGC1_reserved0_MASK 0x7fffffc0 |
|---|
| 306 | #define BCHP_UFE_AGC1_reserved0_SHIFT 6 |
|---|
| 307 | |
|---|
| 308 | /* UFE :: AGC1 :: reserved_for_eco1 [05:04] */ |
|---|
| 309 | #define BCHP_UFE_AGC1_reserved_for_eco1_MASK 0x00000030 |
|---|
| 310 | #define BCHP_UFE_AGC1_reserved_for_eco1_SHIFT 4 |
|---|
| 311 | #define BCHP_UFE_AGC1_reserved_for_eco1_DEFAULT 0x00000000 |
|---|
| 312 | |
|---|
| 313 | /* UFE :: AGC1 :: BW [03:00] */ |
|---|
| 314 | #define BCHP_UFE_AGC1_BW_MASK 0x0000000f |
|---|
| 315 | #define BCHP_UFE_AGC1_BW_SHIFT 0 |
|---|
| 316 | #define BCHP_UFE_AGC1_BW_DEFAULT 0x00000000 |
|---|
| 317 | |
|---|
| 318 | /*************************************************************************** |
|---|
| 319 | *AGC2 - AGC2 control register |
|---|
| 320 | ***************************************************************************/ |
|---|
| 321 | /* UFE :: AGC2 :: USE_EXT_GAIN [31:31] */ |
|---|
| 322 | #define BCHP_UFE_AGC2_USE_EXT_GAIN_MASK 0x80000000 |
|---|
| 323 | #define BCHP_UFE_AGC2_USE_EXT_GAIN_SHIFT 31 |
|---|
| 324 | #define BCHP_UFE_AGC2_USE_EXT_GAIN_DEFAULT 0x00000000 |
|---|
| 325 | |
|---|
| 326 | /* UFE :: AGC2 :: reserved0 [30:06] */ |
|---|
| 327 | #define BCHP_UFE_AGC2_reserved0_MASK 0x7fffffc0 |
|---|
| 328 | #define BCHP_UFE_AGC2_reserved0_SHIFT 6 |
|---|
| 329 | |
|---|
| 330 | /* UFE :: AGC2 :: reserved_for_eco1 [05:04] */ |
|---|
| 331 | #define BCHP_UFE_AGC2_reserved_for_eco1_MASK 0x00000030 |
|---|
| 332 | #define BCHP_UFE_AGC2_reserved_for_eco1_SHIFT 4 |
|---|
| 333 | #define BCHP_UFE_AGC2_reserved_for_eco1_DEFAULT 0x00000000 |
|---|
| 334 | |
|---|
| 335 | /* UFE :: AGC2 :: BW [03:00] */ |
|---|
| 336 | #define BCHP_UFE_AGC2_BW_MASK 0x0000000f |
|---|
| 337 | #define BCHP_UFE_AGC2_BW_SHIFT 0 |
|---|
| 338 | #define BCHP_UFE_AGC2_BW_DEFAULT 0x00000000 |
|---|
| 339 | |
|---|
| 340 | /*************************************************************************** |
|---|
| 341 | *AGC3 - AGC3 control register |
|---|
| 342 | ***************************************************************************/ |
|---|
| 343 | /* UFE :: AGC3 :: USE_EXT_GAIN [31:31] */ |
|---|
| 344 | #define BCHP_UFE_AGC3_USE_EXT_GAIN_MASK 0x80000000 |
|---|
| 345 | #define BCHP_UFE_AGC3_USE_EXT_GAIN_SHIFT 31 |
|---|
| 346 | #define BCHP_UFE_AGC3_USE_EXT_GAIN_DEFAULT 0x00000000 |
|---|
| 347 | |
|---|
| 348 | /* UFE :: AGC3 :: reserved0 [30:06] */ |
|---|
| 349 | #define BCHP_UFE_AGC3_reserved0_MASK 0x7fffffc0 |
|---|
| 350 | #define BCHP_UFE_AGC3_reserved0_SHIFT 6 |
|---|
| 351 | |
|---|
| 352 | /* UFE :: AGC3 :: reserved_for_eco1 [05:04] */ |
|---|
| 353 | #define BCHP_UFE_AGC3_reserved_for_eco1_MASK 0x00000030 |
|---|
| 354 | #define BCHP_UFE_AGC3_reserved_for_eco1_SHIFT 4 |
|---|
| 355 | #define BCHP_UFE_AGC3_reserved_for_eco1_DEFAULT 0x00000000 |
|---|
| 356 | |
|---|
| 357 | /* UFE :: AGC3 :: BW [03:00] */ |
|---|
| 358 | #define BCHP_UFE_AGC3_BW_MASK 0x0000000f |
|---|
| 359 | #define BCHP_UFE_AGC3_BW_SHIFT 0 |
|---|
| 360 | #define BCHP_UFE_AGC3_BW_DEFAULT 0x00000000 |
|---|
| 361 | |
|---|
| 362 | /*************************************************************************** |
|---|
| 363 | *AGC1_THRESH - AGC1 threshold register |
|---|
| 364 | ***************************************************************************/ |
|---|
| 365 | /* UFE :: AGC1_THRESH :: reserved0 [31:22] */ |
|---|
| 366 | #define BCHP_UFE_AGC1_THRESH_reserved0_MASK 0xffc00000 |
|---|
| 367 | #define BCHP_UFE_AGC1_THRESH_reserved0_SHIFT 22 |
|---|
| 368 | |
|---|
| 369 | /* UFE :: AGC1_THRESH :: THRESHOLD [21:00] */ |
|---|
| 370 | #define BCHP_UFE_AGC1_THRESH_THRESHOLD_MASK 0x003fffff |
|---|
| 371 | #define BCHP_UFE_AGC1_THRESH_THRESHOLD_SHIFT 0 |
|---|
| 372 | #define BCHP_UFE_AGC1_THRESH_THRESHOLD_DEFAULT 0x00000000 |
|---|
| 373 | |
|---|
| 374 | /*************************************************************************** |
|---|
| 375 | *AGC2_THRESH - AGC2 threshold register |
|---|
| 376 | ***************************************************************************/ |
|---|
| 377 | /* UFE :: AGC2_THRESH :: reserved0 [31:22] */ |
|---|
| 378 | #define BCHP_UFE_AGC2_THRESH_reserved0_MASK 0xffc00000 |
|---|
| 379 | #define BCHP_UFE_AGC2_THRESH_reserved0_SHIFT 22 |
|---|
| 380 | |
|---|
| 381 | /* UFE :: AGC2_THRESH :: THRESHOLD [21:00] */ |
|---|
| 382 | #define BCHP_UFE_AGC2_THRESH_THRESHOLD_MASK 0x003fffff |
|---|
| 383 | #define BCHP_UFE_AGC2_THRESH_THRESHOLD_SHIFT 0 |
|---|
| 384 | #define BCHP_UFE_AGC2_THRESH_THRESHOLD_DEFAULT 0x00000000 |
|---|
| 385 | |
|---|
| 386 | /*************************************************************************** |
|---|
| 387 | *AGC3_THRESH - AGC3 threshold register |
|---|
| 388 | ***************************************************************************/ |
|---|
| 389 | /* UFE :: AGC3_THRESH :: reserved0 [31:22] */ |
|---|
| 390 | #define BCHP_UFE_AGC3_THRESH_reserved0_MASK 0xffc00000 |
|---|
| 391 | #define BCHP_UFE_AGC3_THRESH_reserved0_SHIFT 22 |
|---|
| 392 | |
|---|
| 393 | /* UFE :: AGC3_THRESH :: THRESHOLD [21:00] */ |
|---|
| 394 | #define BCHP_UFE_AGC3_THRESH_THRESHOLD_MASK 0x003fffff |
|---|
| 395 | #define BCHP_UFE_AGC3_THRESH_THRESHOLD_SHIFT 0 |
|---|
| 396 | #define BCHP_UFE_AGC3_THRESH_THRESHOLD_DEFAULT 0x00000000 |
|---|
| 397 | |
|---|
| 398 | /*************************************************************************** |
|---|
| 399 | *AGC1_LF - AGC1 loop filter register |
|---|
| 400 | ***************************************************************************/ |
|---|
| 401 | /* UFE :: AGC1_LF :: LF [31:00] */ |
|---|
| 402 | #define BCHP_UFE_AGC1_LF_LF_MASK 0xffffffff |
|---|
| 403 | #define BCHP_UFE_AGC1_LF_LF_SHIFT 0 |
|---|
| 404 | #define BCHP_UFE_AGC1_LF_LF_DEFAULT 0x02000000 |
|---|
| 405 | |
|---|
| 406 | /*************************************************************************** |
|---|
| 407 | *AGC2_LF - AGC2 loop filter register |
|---|
| 408 | ***************************************************************************/ |
|---|
| 409 | /* UFE :: AGC2_LF :: LF [31:00] */ |
|---|
| 410 | #define BCHP_UFE_AGC2_LF_LF_MASK 0xffffffff |
|---|
| 411 | #define BCHP_UFE_AGC2_LF_LF_SHIFT 0 |
|---|
| 412 | #define BCHP_UFE_AGC2_LF_LF_DEFAULT 0x02000000 |
|---|
| 413 | |
|---|
| 414 | /*************************************************************************** |
|---|
| 415 | *AGC3_LF - AGC3 loop filter register |
|---|
| 416 | ***************************************************************************/ |
|---|
| 417 | /* UFE :: AGC3_LF :: LF [31:00] */ |
|---|
| 418 | #define BCHP_UFE_AGC3_LF_LF_MASK 0xffffffff |
|---|
| 419 | #define BCHP_UFE_AGC3_LF_LF_SHIFT 0 |
|---|
| 420 | #define BCHP_UFE_AGC3_LF_LF_DEFAULT 0x02000000 |
|---|
| 421 | |
|---|
| 422 | /*************************************************************************** |
|---|
| 423 | *IQIMB_AMP_CTRL - IQ-Imbalance amplitude correction control register |
|---|
| 424 | ***************************************************************************/ |
|---|
| 425 | /* UFE :: IQIMB_AMP_CTRL :: reserved0 [31:04] */ |
|---|
| 426 | #define BCHP_UFE_IQIMB_AMP_CTRL_reserved0_MASK 0xfffffff0 |
|---|
| 427 | #define BCHP_UFE_IQIMB_AMP_CTRL_reserved0_SHIFT 4 |
|---|
| 428 | |
|---|
| 429 | /* UFE :: IQIMB_AMP_CTRL :: BW [03:00] */ |
|---|
| 430 | #define BCHP_UFE_IQIMB_AMP_CTRL_BW_MASK 0x0000000f |
|---|
| 431 | #define BCHP_UFE_IQIMB_AMP_CTRL_BW_SHIFT 0 |
|---|
| 432 | #define BCHP_UFE_IQIMB_AMP_CTRL_BW_DEFAULT 0x00000000 |
|---|
| 433 | |
|---|
| 434 | /*************************************************************************** |
|---|
| 435 | *IQIMB_PHS_CTRL - IQ-Imbalance phase correction control register |
|---|
| 436 | ***************************************************************************/ |
|---|
| 437 | /* UFE :: IQIMB_PHS_CTRL :: reserved0 [31:04] */ |
|---|
| 438 | #define BCHP_UFE_IQIMB_PHS_CTRL_reserved0_MASK 0xfffffff0 |
|---|
| 439 | #define BCHP_UFE_IQIMB_PHS_CTRL_reserved0_SHIFT 4 |
|---|
| 440 | |
|---|
| 441 | /* UFE :: IQIMB_PHS_CTRL :: BW [03:00] */ |
|---|
| 442 | #define BCHP_UFE_IQIMB_PHS_CTRL_BW_MASK 0x0000000f |
|---|
| 443 | #define BCHP_UFE_IQIMB_PHS_CTRL_BW_SHIFT 0 |
|---|
| 444 | #define BCHP_UFE_IQIMB_PHS_CTRL_BW_DEFAULT 0x00000000 |
|---|
| 445 | |
|---|
| 446 | /*************************************************************************** |
|---|
| 447 | *IQIMB_AMP_LF - IQ-Imbalance amplitude loop filter register |
|---|
| 448 | ***************************************************************************/ |
|---|
| 449 | /* UFE :: IQIMB_AMP_LF :: LF [31:00] */ |
|---|
| 450 | #define BCHP_UFE_IQIMB_AMP_LF_LF_MASK 0xffffffff |
|---|
| 451 | #define BCHP_UFE_IQIMB_AMP_LF_LF_SHIFT 0 |
|---|
| 452 | #define BCHP_UFE_IQIMB_AMP_LF_LF_DEFAULT 0x00000000 |
|---|
| 453 | |
|---|
| 454 | /*************************************************************************** |
|---|
| 455 | *IQIMB_PHS_LF - IQ-Imbalance phase loop filter register |
|---|
| 456 | ***************************************************************************/ |
|---|
| 457 | /* UFE :: IQIMB_PHS_LF :: LF [31:00] */ |
|---|
| 458 | #define BCHP_UFE_IQIMB_PHS_LF_LF_MASK 0xffffffff |
|---|
| 459 | #define BCHP_UFE_IQIMB_PHS_LF_LF_SHIFT 0 |
|---|
| 460 | #define BCHP_UFE_IQIMB_PHS_LF_LF_DEFAULT 0x00000000 |
|---|
| 461 | |
|---|
| 462 | /*************************************************************************** |
|---|
| 463 | *DCO_CTRL - DCO canceller control register |
|---|
| 464 | ***************************************************************************/ |
|---|
| 465 | /* UFE :: DCO_CTRL :: reserved0 [31:06] */ |
|---|
| 466 | #define BCHP_UFE_DCO_CTRL_reserved0_MASK 0xffffffc0 |
|---|
| 467 | #define BCHP_UFE_DCO_CTRL_reserved0_SHIFT 6 |
|---|
| 468 | |
|---|
| 469 | /* UFE :: DCO_CTRL :: BW [05:00] */ |
|---|
| 470 | #define BCHP_UFE_DCO_CTRL_BW_MASK 0x0000003f |
|---|
| 471 | #define BCHP_UFE_DCO_CTRL_BW_SHIFT 0 |
|---|
| 472 | #define BCHP_UFE_DCO_CTRL_BW_DEFAULT 0x00000000 |
|---|
| 473 | |
|---|
| 474 | /*************************************************************************** |
|---|
| 475 | *DCOINTI - DCO integrator I |
|---|
| 476 | ***************************************************************************/ |
|---|
| 477 | /* UFE :: DCOINTI :: INT [31:00] */ |
|---|
| 478 | #define BCHP_UFE_DCOINTI_INT_MASK 0xffffffff |
|---|
| 479 | #define BCHP_UFE_DCOINTI_INT_SHIFT 0 |
|---|
| 480 | #define BCHP_UFE_DCOINTI_INT_DEFAULT 0x00000000 |
|---|
| 481 | |
|---|
| 482 | /*************************************************************************** |
|---|
| 483 | *DCOINTQ - DCO integrator Q |
|---|
| 484 | ***************************************************************************/ |
|---|
| 485 | /* UFE :: DCOINTQ :: INT [31:00] */ |
|---|
| 486 | #define BCHP_UFE_DCOINTQ_INT_MASK 0xffffffff |
|---|
| 487 | #define BCHP_UFE_DCOINTQ_INT_SHIFT 0 |
|---|
| 488 | #define BCHP_UFE_DCOINTQ_INT_DEFAULT 0x00000000 |
|---|
| 489 | |
|---|
| 490 | /*************************************************************************** |
|---|
| 491 | *BMIX_FCW - FCW register for back mixer |
|---|
| 492 | ***************************************************************************/ |
|---|
| 493 | /* UFE :: BMIX_FCW :: FCW [31:00] */ |
|---|
| 494 | #define BCHP_UFE_BMIX_FCW_FCW_MASK 0xffffffff |
|---|
| 495 | #define BCHP_UFE_BMIX_FCW_FCW_SHIFT 0 |
|---|
| 496 | #define BCHP_UFE_BMIX_FCW_FCW_DEFAULT 0x00000000 |
|---|
| 497 | |
|---|
| 498 | /*************************************************************************** |
|---|
| 499 | *FMIX_FCW - FCW register for front mixer |
|---|
| 500 | ***************************************************************************/ |
|---|
| 501 | /* UFE :: FMIX_FCW :: FCW [31:00] */ |
|---|
| 502 | #define BCHP_UFE_FMIX_FCW_FCW_MASK 0xffffffff |
|---|
| 503 | #define BCHP_UFE_FMIX_FCW_FCW_SHIFT 0 |
|---|
| 504 | #define BCHP_UFE_FMIX_FCW_FCW_DEFAULT 0x00000000 |
|---|
| 505 | |
|---|
| 506 | /*************************************************************************** |
|---|
| 507 | *CRC_EN - CRC enable register |
|---|
| 508 | ***************************************************************************/ |
|---|
| 509 | /* UFE :: CRC_EN :: ENABLE [31:31] */ |
|---|
| 510 | #define BCHP_UFE_CRC_EN_ENABLE_MASK 0x80000000 |
|---|
| 511 | #define BCHP_UFE_CRC_EN_ENABLE_SHIFT 31 |
|---|
| 512 | #define BCHP_UFE_CRC_EN_ENABLE_DEFAULT 0x00000000 |
|---|
| 513 | |
|---|
| 514 | /* UFE :: CRC_EN :: COUNT [30:00] */ |
|---|
| 515 | #define BCHP_UFE_CRC_EN_COUNT_MASK 0x7fffffff |
|---|
| 516 | #define BCHP_UFE_CRC_EN_COUNT_SHIFT 0 |
|---|
| 517 | #define BCHP_UFE_CRC_EN_COUNT_DEFAULT 0x00000000 |
|---|
| 518 | |
|---|
| 519 | /*************************************************************************** |
|---|
| 520 | *CRC - CRC signature analyzer register |
|---|
| 521 | ***************************************************************************/ |
|---|
| 522 | /* UFE :: CRC :: VALUE [31:00] */ |
|---|
| 523 | #define BCHP_UFE_CRC_VALUE_MASK 0xffffffff |
|---|
| 524 | #define BCHP_UFE_CRC_VALUE_SHIFT 0 |
|---|
| 525 | #define BCHP_UFE_CRC_VALUE_DEFAULT 0x55555555 |
|---|
| 526 | |
|---|
| 527 | /*************************************************************************** |
|---|
| 528 | *LFSR_SEED - LFSR initial seed |
|---|
| 529 | ***************************************************************************/ |
|---|
| 530 | /* UFE :: LFSR_SEED :: SEED [31:00] */ |
|---|
| 531 | #define BCHP_UFE_LFSR_SEED_SEED_MASK 0xffffffff |
|---|
| 532 | #define BCHP_UFE_LFSR_SEED_SEED_SHIFT 0 |
|---|
| 533 | #define BCHP_UFE_LFSR_SEED_SEED_DEFAULT 0x00000001 |
|---|
| 534 | |
|---|
| 535 | /*************************************************************************** |
|---|
| 536 | *TP - Testport register |
|---|
| 537 | ***************************************************************************/ |
|---|
| 538 | /* UFE :: TP :: TPOUT_EN [31:31] */ |
|---|
| 539 | #define BCHP_UFE_TP_TPOUT_EN_MASK 0x80000000 |
|---|
| 540 | #define BCHP_UFE_TP_TPOUT_EN_SHIFT 31 |
|---|
| 541 | #define BCHP_UFE_TP_TPOUT_EN_DEFAULT 0x00000000 |
|---|
| 542 | |
|---|
| 543 | /* UFE :: TP :: TPOUT_SEL [30:26] */ |
|---|
| 544 | #define BCHP_UFE_TP_TPOUT_SEL_MASK 0x7c000000 |
|---|
| 545 | #define BCHP_UFE_TP_TPOUT_SEL_SHIFT 26 |
|---|
| 546 | #define BCHP_UFE_TP_TPOUT_SEL_DEFAULT 0x00000000 |
|---|
| 547 | |
|---|
| 548 | /* UFE :: TP :: reserved0 [25:08] */ |
|---|
| 549 | #define BCHP_UFE_TP_reserved0_MASK 0x03ffff00 |
|---|
| 550 | #define BCHP_UFE_TP_reserved0_SHIFT 8 |
|---|
| 551 | |
|---|
| 552 | /* UFE :: TP :: AI_CHK_I [07:07] */ |
|---|
| 553 | #define BCHP_UFE_TP_AI_CHK_I_MASK 0x00000080 |
|---|
| 554 | #define BCHP_UFE_TP_AI_CHK_I_SHIFT 7 |
|---|
| 555 | #define BCHP_UFE_TP_AI_CHK_I_DEFAULT 0x00000000 |
|---|
| 556 | |
|---|
| 557 | /* UFE :: TP :: AI_CHK_Q [06:06] */ |
|---|
| 558 | #define BCHP_UFE_TP_AI_CHK_Q_MASK 0x00000040 |
|---|
| 559 | #define BCHP_UFE_TP_AI_CHK_Q_SHIFT 6 |
|---|
| 560 | #define BCHP_UFE_TP_AI_CHK_Q_DEFAULT 0x00000000 |
|---|
| 561 | |
|---|
| 562 | /* UFE :: TP :: RECORD_ADC_SEL [05:04] */ |
|---|
| 563 | #define BCHP_UFE_TP_RECORD_ADC_SEL_MASK 0x00000030 |
|---|
| 564 | #define BCHP_UFE_TP_RECORD_ADC_SEL_SHIFT 4 |
|---|
| 565 | #define BCHP_UFE_TP_RECORD_ADC_SEL_DEFAULT 0x00000000 |
|---|
| 566 | |
|---|
| 567 | /* UFE :: TP :: RECORD_ADC [03:03] */ |
|---|
| 568 | #define BCHP_UFE_TP_RECORD_ADC_MASK 0x00000008 |
|---|
| 569 | #define BCHP_UFE_TP_RECORD_ADC_SHIFT 3 |
|---|
| 570 | #define BCHP_UFE_TP_RECORD_ADC_DEFAULT 0x00000000 |
|---|
| 571 | |
|---|
| 572 | /* UFE :: TP :: FIXED_RECORD_ADC [02:02] */ |
|---|
| 573 | #define BCHP_UFE_TP_FIXED_RECORD_ADC_MASK 0x00000004 |
|---|
| 574 | #define BCHP_UFE_TP_FIXED_RECORD_ADC_SHIFT 2 |
|---|
| 575 | #define BCHP_UFE_TP_FIXED_RECORD_ADC_DEFAULT 0x00000000 |
|---|
| 576 | |
|---|
| 577 | /* UFE :: TP :: LFSR_EN [01:01] */ |
|---|
| 578 | #define BCHP_UFE_TP_LFSR_EN_MASK 0x00000002 |
|---|
| 579 | #define BCHP_UFE_TP_LFSR_EN_SHIFT 1 |
|---|
| 580 | #define BCHP_UFE_TP_LFSR_EN_DEFAULT 0x00000000 |
|---|
| 581 | |
|---|
| 582 | /* UFE :: TP :: reserved1 [00:00] */ |
|---|
| 583 | #define BCHP_UFE_TP_reserved1_MASK 0x00000001 |
|---|
| 584 | #define BCHP_UFE_TP_reserved1_SHIFT 0 |
|---|
| 585 | |
|---|
| 586 | /*************************************************************************** |
|---|
| 587 | *SPARE - Software spare register |
|---|
| 588 | ***************************************************************************/ |
|---|
| 589 | /* UFE :: SPARE :: spare [31:00] */ |
|---|
| 590 | #define BCHP_UFE_SPARE_spare_MASK 0xffffffff |
|---|
| 591 | #define BCHP_UFE_SPARE_spare_SHIFT 0 |
|---|
| 592 | #define BCHP_UFE_SPARE_spare_DEFAULT 0x00000000 |
|---|
| 593 | |
|---|
| 594 | #endif /* #ifndef BCHP_UFE_H__ */ |
|---|
| 595 | |
|---|
| 596 | /* End of File */ |
|---|
